



Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

Convocatoria de Septiembre (03-09-2013)

APELLIDOS: _____

NOMBRE: _____ DNI Nº: _____ GRUPO: _____


1 (1 punto).- Sabiendo que la siguiente cantidad está expresada en código octal:

1432

Codificar la misma cantidad en:

- a) Decimal. **(0.25 puntos)**
- b) Binario. **(0.25 puntos)**
- c) Hexadecimal. **(0.25 puntos)**
- d) BCD 5-4-2-1. **(0.25 puntos)**

2 (5 puntos).- A la salida del depósito 1 hay instalado un sistema de tuberías provisto de un conjunto de electroválvulas accionadas mediante las señales de control **A**, **B**, **C** y **D** (la electroválvula se abre cuando su señal de control adopta un nivel alto) que regulan el vertido de agua al depósito 2, como se muestra en la figura:




Se desea sustituir dicho sistema de tuberías por una única tubería con una electroválvula cuya señal de control **V** se genere a partir de las señales anteriores, de modo que el vertido de agua se siga produciendo en las mismas condiciones.

Se pide:

- a) Tabla de verdad del sistema, representando las variables de entrada en el siguiente orden: DCBA. **(1.5 puntos)**
- b) Implementar la función **V** mediante decodificadores con un máximo de 8 salidas sin complementar y puertas lógicas con un máximo de 8 entradas. **(1 punto)**
- c) Implementar la función **V** mediante un multiplexor del menor tamaño posible. **(0.5 puntos)**
- d) Obtener la expresión canónica numérica disyuntiva de la función **V**, simplificarla por Karnaugh y transformarla para que pueda ser implementada usando únicamente puertas NAND. Representar el diagrama lógico. **(1 punto)**
- e) Modelar en VHDL el circuito obtenido en el apartado anterior. **(1 punto)**

3 (4 puntos).- Se desea automatizar la mesa de taladrado de la figura:



donde:

- **L:** Es un interruptor para seleccionar la longitud del taladro ($L = 1 \Rightarrow$ más profundo).
- **I:** Es un pulsador para iniciar el proceso de taladrado de la pieza.
- **P:** Es un interruptor para provocar una parada temporal del sistema.
- **X, Y y Z:** Son sensores de posición del émbolo del taladro.
- **S y B:** Son señales que provocan el movimiento del émbolo del taladro hacia arriba y hacia abajo, respectivamente.
- **G:** Es una señal que provoca el giro de la broca cuando adopta un nivel alto.
- **F:** Es una señal luminosa que avisa de que la mesa de taladrado está funcionando.

El funcionamiento del sistema debe ser el siguiente:

- Una vez que el operario ha fijado la pieza a taladrar mediante la mordaza, seleccionará la longitud del taladro a realizar mediante el interruptor L y a continuación activará el pulsador I, con lo que dará comienzo el proceso.
- Acto seguido, la broca comenzará a girar y el émbolo descenderá hasta el punto adecuado, tras lo cual ascenderá hasta la posición de reposo donde cesará el giro, finalizando el proceso. Durante toda la duración del proceso la lámpara F permanecerá encendida.
- Una vez realizadas las tareas anteriores, el sistema quedará preparado para repetir de nuevo el proceso.
- Si mientras el émbolo está descendiendo se activa el interruptor P, éste se detendrá hasta que dicho interruptor se desactive, reanudándose entonces el proceso. Durante este intervalo de tiempo también se detendrá el giro del motor.
- Implementar el sistema de control mediante un registro y una memoria PROM.

Se pide:

- a) Diagrama de estados del sistema. **(2.5 puntos)**
- b) Tabla de estados del sistema. **(1 punto)**
- c) Diagrama lógico del sistema. **(0.5 puntos)**

Ejercicio 1

a) **Decimal:** $1432_8 = 1 \times 8^3 + 4 \times 8^2 + 3 \times 8^1 + 2 \times 8^0 = 512 + 256 + 24 + 2 = 794_{10}$

0.25 puntos

b) **Binario:** $1432_8 = 1100011010_2$

1	4	3	2
001	100	011	010

0.25 puntos

c) **Hexadecimal:** $1432_8 = 31A_{16}$

0011	0001	1010
3	1	A

d) **BCD 5-4-2-1:** $1432_8 = 1010\ 1100\ 0100$

7	9	4
1010	1100	0100


Ejercicio 2

a) Tabla de verdad de la función.

D	C	B	A	V
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

$$V = \sum_4(3, 4, 5, 6, 7, 9, 11, 12, 13, 14, 15)$$


b) Implementación de la función V mediante decodificadores y puertas.



c) Implementación de la función V mediante un multiplexor.

$$V = \Sigma_4(3, 4, 5, 6, 7, 9, 11, 12, 13, 14, 15)$$


CBA									
D		000	001	010	011	100	101	110	111
		0	0	0	1	1	1	1	1
1		0	1	0	1	1	1	1	1
		0	D	0	1	1	1	1	1



d) Simplificación por Karnaugh de la función V y diagrama lógico del circuito implementado con puertas NAND.

BA		00	01	11	10
DC	00	0	0	1	0
	01	1	1	1	1
	11	1	1	1	1
	10	0	1	1	0

$$V = BA + C + DA = \overline{\overline{BA} \cdot \overline{C} \cdot \overline{DA}} = \overline{\overline{BA} \cdot \overline{C} \cdot \overline{DA}}$$



e) Modelado en VHDL del circuito del apartado anterior.


```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY EFC_13_S IS
    PORT ( D : IN STD_LOGIC;
          C : IN STD_LOGIC;
          B : IN STD_LOGIC;
          A : IN STD_LOGIC;
          V : OUT STD_LOGIC);
END EFC_13_S;

ARCHITECTURE A_EFC_13_S OF EFC_13_S IS
BEGIN
    V <= NOT ((B NAND A) AND (C NAND C) AND (D NAND A));
END A_EFC_13_S;
```

Ejercicio 3

a) Diagrama de estados del sistema.



b) Diagrama de estados del sistema.

q ₂	q ₁	q ₀	I	L	P	X	Y	Z	Q ₂	Q ₁	Q ₀	D ₂	D ₁	D ₀	F	B	S	G
0	0	0	0	X	X	X	X	X	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	X	X	X	X	0	0	1	0	0	1	1	1	0	1
0	0	0	1	1	X	X	X	X	0	1	0	0	1	0	1	1	0	1
0	0	1	X	X	0	X	0	X	0	0	1	0	0	1	1	1	0	1
0	0	1	X	X	0	X	1	X	1	0	0	1	0	0	1	0	1	1
0	0	1	X	X	1	X	X	X	0	1	1	0	1	1	1	0	0	0
0	1	0	X	X	0	X	X	0	0	1	0	0	1	0	1	1	0	1
0	1	0	X	X	0	X	X	1	1	0	0	1	0	0	1	0	1	0
0	1	0	X	X	1	X	X	X	0	1	1	0	1	1	1	0	0	0
0	1	1	X	0	0	X	X	X	0	0	1	0	0	1	1	1	0	1
0	1	1	X	1	0	X	X	X	0	1	0	0	1	0	1	1	0	1
0	1	1	X	X	1	X	X	X	0	1	1	0	1	1	1	0	0	0
1	0	0	X	X	X	0	X	X	1	0	0	1	0	0	1	0	1	1
1	0	0	X	X	X	1	X	X	0	0	0	0	0	0	0	0	0	0

c) Diagrama lógico.

